Sign-Preserving Min-Sum Decoder

L'innovation

Un décodeur LDPC est principalement formé par des Variable-Nodes(VNs) et des Check-nodes(CNs). Le décodage se fait en échangeant des messages entre les VNs et les CNs pendant un certain nombre d’itérations. Dans un décodeur quantifié, il y a un compromis entre le nombre de bits utilisés pour représenter les messages et les performances de décodage. Plus le nombre de bit est important, meilleures sont les performances, mais cela se traduit par une complexité matérielle élevée. Il y a donc un compromis à trouver.
Cette invention propose de résoudre cette problématique en proposant un décodage itératif dans lequel la quantification des données du canal exclue la valeur 0. De plus, le calcul des noeuds de variable est modifié par la prise en compte de façon asymétrique du message du canal et des messages noeuds parités vers noeud variable.
Ainsi, ce choix d'algorithme propose d'une façon très simple d’augmenter les performances des décodeurs LDPC tout en conservant une architecture très peu complexe.

Ses bénéfices
- Réduction de la complexité dans l'élaboration des codes correcteurs
- Efficacité améliorée (augmentation du débit sans impact sur le nombre d'erreur)

Ses applications
- Communication longue distance et/ou à très haut débit (océanique, backbone, etc.)
- Réseau optique passif
- Dialogue intra-serveur
- Protection des données en mémoire (Flash, RAM, disque dur, etc.)

Stade de développement
Prototype
TRL4 - Validation de la preuve de concept

Laboratoire de recherche
UMR 6285 - LABSTICC

Équipe de recherche
Equipe IAS : Interaction Algorithme-Silicium

Propriété intellectuelle associée
EP : EP18306599.4 - déposé le 03/12/2018